• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明揭示一種用於晶片封裝之基板及其製造方法；其中，用於晶片封裝之基板係包括：一電路圖案層，其一表面上係具有一接合區，而另一表面上係具有一接觸區，且係由黃銅(brass)形成；以及一絕緣層，其係黏著於該電路圖案層之一表面上。根據本發明，該用於晶片封裝之基板的該電路圖案層係由黃銅形成；因此，與一傳統基板不同，在用於晶片封裝之基板的接觸區中，不需要將電鍍層形成於該電路圖案層之上。據此，本發明係具有功效優點在於，可降低一用於晶片封裝之基板之製造成本。
    公开号:TW201316467A
    申请号:TW101131755
    申请日:2012-08-31
    公开日:2013-04-16
    发明作者:Tea-Hyuk Kang；Hong-Il Kim
    申请人:Lg Innotek Co Ltd；
    IPC主号:H01L21-00
    专利说明:
    用於晶片封裝之基板及其製造方法
    本發明係主張關於2011年09月02日申請之韓國專利案號No.10-2011-0089069之優先權及2012年04月16日申請之韓國專利案號No.10-2012-0039250之優先權。藉以引用的方式併入本文用作參考。
    本發明係關於一種晶片封裝之技術；更精確來說，係關於一種用於晶片封裝之基板之製造方法。
    有關一半導體或一光學裝置之技術持續地發展，以滿足對於高緻密化(densification)、微型化(miniaturization)、及高效能(performance)之需求。然而，因為這些技術的發展相對落後半導體製造技術技術，故近來開始出現針對封裝技術的發展，以滿足高效能、微型化及高緻密化的要求。
    有關於半導體/光學裝置封裝，一矽晶片(silicon chip)或一發光二極體晶片(light emitting diode(LED)chip)、一智慧型IC晶片等等係以一導線接合方法(wire bonding method)或一晶片上引腳接合方法(lead on chip(LOC)bonding method)，被接合在一基板之上。
    圖1係繪示有一種用於晶片封裝之基板之傳統製造方法。
    首先，準備一絕緣層110(步驟S1)。絕緣層110(insulation layer)可由一絕緣膜形成，例如一聚亞醯胺膜(polyimide film)。在準備了絕緣層110以後，通孔112(via holes)係形成於絕緣層110之中(步驟S2)。
    接著，一金屬層120係被層壓於絕緣層110(步驟S3)之上。金屬層120可由銅(Cu)製成。然後，該金屬層之一表面係透過各種化學處理方法(chemical treatments)來活化(activated)，並施用一光阻材料(photoresist)於此，接著進行曝光及顯像程序(exposure and development processes)。在完成顯像程序以後，以一蝕刻製程(etching process)來形成一必需電路(necessary circuit)，並藉由剝除該光阻材料，來形成一電路圖案層120(步驟S4)。
    在此處，電路圖案層120之一表面係作為接觸區之一上表面；而電路圖案層120之另一表面係為與一導線接合之一下表面，以與一晶片電性連接。因此，與電路圖案層120之該導線接合之該表面係作為一接合區。
    據此，可形成用於晶片封裝之基板，其係包括：電路圖案層，具有接合區於其一表面上並具有接觸區於其另一表面上；以及絕緣層，黏著於該電路圖案層之接合區。
    隨後，可使用一預設金屬材料來電鍍該用於晶片封裝之基板。特別是，使用(Ni)來電鍍該用於晶片封裝之基板，以形成一第一電鍍層130於該用於晶片封裝之基板之兩個表面上，亦即形成於該接合區以及該接觸區上(步驟S5)。在形成第一電鍍層130於該用於晶片封裝之基板之兩個表面上以後，使用金(Au)來形成一第二電鍍層140於第一電鍍層130之上(步驟S6)。
    如此，該用於晶片封裝之基板係具有第一電鍍層130及第二電鍍層140於其兩表面上。該用於晶片封裝之基板的下表面，亦即接合區不暴露於外。然而，該用於晶片封裝之基板之上表面亦即接觸區係暴露於外，進而會受到應力的影響，例如摩擦力(friction)。因此，形成於該接觸區之第一及第二電鍍層130、140可能很輕易的就會被剝除。
    另外，第一電鍍層130係由鎳(Ni)電鍍形成，而第二電鍍層140係由金(Au)電鍍形成。鎳(Ni)及金(Au)係被使用作為一保護性障壁金屬(protective barrier metal)，用以抗蝕(erosion)或防止其他化學侵蝕(chemical attacks)；同時亦作為一密封材料(closing material)，用以確保業界半導體及晶片載體(chip carrier)之機能性(functional property)。也就是說，第一電鍍層130及第二電鍍層140係由一電解(electrolytic)鎳(Ni)-金(Au)電鍍方法形成。
    該電解Ni-Au電鍍方法係具有需要抗蝕特性之品質，但其製造成本會因為金的價格而提高30%。
    本發明係為解決上述問題，且本發明之一方面在於提供一種用於智慧型IC晶片封裝之基板及其製造方法，其係可降低製造成本。
    根據本發明之一方面，提供一種用於晶片封裝之基板，包括：一電路圖案層(circuit pattern layer)，其一表面上係具有一接合區(bonding area)，而另一表面上係具有一接觸區(contact area)，且係由黃銅(brass)形成；以及一絕緣層(insulation layer)，其係黏著於該電路圖案層之一表面上。
    該黃銅可為下述任一者：7-3黃銅，包含70%銅(Cu)和30%鋅(Zn)；以及6-4黃銅，包含60%銅(Cu)和40%鋅(Zn)。
    該用於晶片封裝之基板可進一步包括：一電鍍層，形成於該電路圖案層之該接合區上。
    該電鍍層可包括：一第一電鍍層，使用Ni形成於該電路圖案層之一表面上；以及一第二電鍍層，使用Au形成於該第一電鍍層之上。
    該絕緣層可由(polyimide)、聚對苯二甲酸乙二酯(polyethylene naphthalate，PEN)、或者聚乙烯對苯二甲酯(polyethyleneterephthalate)形成。
    該用於晶片封裝之基板可進一步包括：一下部黏著層，其係位於該絕緣層與該電路圖案層之間，並接合該電路圖案層與該絕緣層。
    該用於晶片封裝之基板之結構中，該下部黏著層可由一黏著劑(adhesive)或一接合片(bonding sheet)來構成。
    該用於晶片封裝之基板可進一步包括：一第三電鍍層，使用Ni形成於該電路圖案層之另一表面上；以及一第四電鍍層，使用一Ni、Au合金形成於該第三電鍍層之上。
    在該Ni、Au合金中，Au含量之一比例可為98%，而Co含量之一比例可為2%。
    根據本發明，形成該用於晶片封裝之基板電路圖層之金屬層係由黃銅形成；因此，與一傳統基板不同，在用於晶片封裝之基板的接觸區中，不需要將電鍍層形成於該電路圖案層之上。據此，本發明係具有功效優點在於，可降低一用於晶片封裝之基板之製造成本。
    另外，根據本發明，其具有功效優點在於：因為在製造晶片封裝時，可增強絕緣膜與一模製樹脂(molding resin)之間的黏著力，故晶片封裝之可靠度及耐久性均可被改善。
    在以下參考所附圖式，將詳細說明本發明之實施例。然而，本發明實施例可以各種不同形式實施，而並不用以限制本發明。該些實驗實施例係提供以使本發明之揭示更詳細、清楚、完整，並將本發明之內容完整地傳達給熟習此項技術者。此外，不影響本發明揭示重點之習知功效、構成或結構之較詳細描述將予以省略。應理解的是，本發明所使用之詞語，其意義在整份說明書中應為一致。對於圖示中具有相同功能及運作方式的元件，在說明書中，相同的參考數字將會指定到相同的元件
    圖2、3係根據本發明一實驗實施例，繪示有一種用於晶片封裝之基板之製造方法之流程範例簡圖。
    參閱圖2、3，在步驟S1中，製造一軟性銅箔基板(flexible cooper clad laminate，FCCL)膜，其係由一結構所構成；在該結構中，係依序層壓一絕緣層、一黏著層、以及一銅箔層(copper foil layer)。
    下述將詳細說明步驟S1。首先準備一絕緣膜。此時，該絕緣膜可由一聚亞醯胺樹脂膜材料(polyimide resin film material)或一聚對苯二甲酸乙二酯樹脂膜材料(polyethylene naphthalate resin film material)形成；且較佳地由一聚亞醯胺樹脂膜材料形成，但其材料並不限制於此。
    然後，該絕緣膜便成為一絕緣層210。一黏著層230係形成於絕緣層210之一表面上。此時，形成黏著層230之一材料可包括下述其中之一：環氧樹脂(epoxy resin)、壓克力樹脂(acrylic resin)、及聚亞醯胺樹脂。特別是，可使用環氧樹脂或聚亞醯胺樹脂。為求具有彈性，各種天然橡膠、一塑化劑(plasticizer)、一硬化劑(hardener)、含磷阻燃劑(phosphorous flame retardant)、及其他各種不同的添加物(additives)均可被加入形成該黏著層之材料中。又，聚亞醯胺樹脂主要係使用熱聚亞醯胺(thermal polyimide)，但亦可使用熱固性聚亞醯胺樹脂(thermal curable polyimide resin)。然而，此僅為一舉例。本發明中之黏著層可由目前業界已發展出並商業化之所有具有黏著特性的樹脂、或者依據未來發展出之技術所實施之所有具有黏著特性的樹脂來形成。
    然後，層壓一電解銅箔(electrolytic copper foil)於該黏著層之上，以形成一銅箔層250，據此以製造出軟性銅箔基板膜200。同時，形成於該電解銅箔之一表面上的粗糙度(roughness)係反射於黏著層230中；結果表面粗糙度因而形成於黏著層230之上。此時，藉由調整各種條件，如：電解銅箔之一厚度、層壓條件如溫度或壓力等等，可調整形成於該黏著層之上之表面粗糙度Rz。形成於該黏著層之上之表面粗糙度Rz可落在3 μm至10 μm之範圍中，但其範圍並不限制於此。當表面粗糙度Rz小於3 μm時，很難提升其與一製造一完成產品時形成模製部分(molding part)之間的黏著力。而當表面粗糙度Rz大於10 μm時，會出現下述問題：構成表面粗糙度之紋路(grains)會被分離為粉末形狀，進而在用於晶片封裝之基板之製造過程中產生污染。
    在製造出軟性銅箔基板膜以後，如圖2(C)所示，以一蝕刻製程(etching process)來去除銅箔層250(步驟S2)。如此一來，當銅箔層被去除以後，便可取得由絕緣層以及形成於絕緣層之上的黏著層，即其上並形成有表面粗糙度231所組成之結構。據此，當將一模製樹脂(molding resin)應用於該絕緣層時，因為形成於絕緣層上之表面粗糙度之故，可提高該絕緣層與該模製樹脂之間的黏著力，並改善可靠度與耐久性。
    在去除銅箔層(步驟S2)以後，一下部黏著層310係形成於步驟S3中所獲取之結構中之絕緣層210之一下部分。在下文中，依序層壓有下部黏著層、絕緣層、及黏著層之結構係被定義為一基底基板300。
    藉由：在施用一黏著劑後進行一層壓製程之方法，或者在將一接合片與該絕緣層之一下部分黏合起來以後進行一層壓製程之方法；可形成下部黏著層310。
    當該下部黏著層係由施用黏著劑來形成時，如同步驟S1中之黏著層，形成該黏著層之一材料可包括下述其中至少一者：環氧樹脂、壓克力樹脂、及聚亞醯胺樹脂。特別是，較佳地可使用環氧樹脂或聚亞醯胺樹脂。為求具有彈性，各種天然橡膠、一塑化劑、一硬化劑、含磷阻燃劑、及其他各種不同的添加物均可被加入形成該黏著層之材料中。又，儘管聚亞醯胺樹脂主要係使用熱聚亞醯胺(thermal polyimide)，但亦可使用熱固性聚亞醯胺樹脂(thermal curable polyimide resin)。
    接著，如圖2(e)所示，一或多個通孔係形成於基底基板300中(步驟S4)。該些通孔可包括：一通孔，其上係裝設有一晶片；一通孔，用以電性連接各層；一熱通孔，用以輕易散熱；以及一通孔，其係成為各層排列對準之基準。同時，可使用：一衝壓處理方法(punching processing method)、使用一雷射(laser)之一鑽孔方法(drill process)等等，來形成該些通孔。此外，形成該些通孔之方法可使用目前業界已發展出並商業化者、或者依據未來發展出之技術所實施者。
    在通孔330形成於基底基板300之上以後，一電路圖案層430係形成於基底基板300之一下部分中。此時，形成該電路圖案層之程序係如下文所述。
    如圖3(f)所示，一金屬層410係首先形成於基底基板300之一下部分中。同時，金屬層410係由黃銅形成。黃銅係為應用Zn和Cu之一合金，並具有金黃色的顏色。實際使用之該合金係包括30%至40%的Zn。包含有30% Zn之該合金係被稱為7-3黃銅；而包含有40% Zn之該合金係被稱為6-4黃銅。也就是說，7-3黃銅係指包含有70% Cu以及30% Zn之黃銅；而6-4黃銅係指包含有60% Cu以及40% Zn之黃銅，且係具有接近將金黃之顏色。若Zn之比例提高，則色調(color tone)會變淺(light)；而當Zn之比例降低時，色調會帶紅色。一般而言，若Zn之比例提高，硬度亦會提高，但同時脆度(brittleness)即易碎性(fragile property)也會隨之提升；所以，不會使用超過45% Zn。
    然後，蝕刻一金屬層410，以形成一電路圖案層430。更精確來說，在以各種化學處理方法來活化該金屬層之一表面以後，隨即並施用一光阻材料於此，接著進行曝光及顯像程序。在完成顯像程序以後，以蝕刻製程來形成一必需電路並藉由剝除該光阻材料，來形成電路圖案層430。
    在此處，電路圖案層430係包括：一表面如一接合表面或一接合區，用以電性連接一晶片之一導線係接合於此；以及另一表面如一接觸表面或一接觸區，與和絕緣層210接合之一表面相對。在此處，因為電路圖案層430係透過將由黃銅組成之金屬層410圖案化來形成，故電路圖案層430表現出之亮度係近似於金。也就是說，電路圖案層430係由黃銅組成，故其可省略電鍍在一傳統智慧型晶片封裝之接觸表面上之一電鍍層，亦即Ni-Au電鍍層。
    此外，電路圖案層430之接合表面可被電鍍。在下文中，將說明根據本發明之一實驗實施例之一電鍍方法。如上所述，電路圖案層430之接觸表面可不被電鍍。因此，一遮罩層370(mask layer)係形成於電路圖案層430之接觸表面之上(步驟S6)，而電鍍層460可藉由對用於晶片封裝之基板進行電鍍，來形成於電路圖案層430之接合表面之上(步驟S7)。也就是說，不對被遮蔽的電路圖案層430進行電鍍，而僅對電路圖案層430之接合表面進行電鍍。電鍍層460之結構係包括使用Ni形成之一第一電鍍層464，以及使用Au對第一電鍍層464進行電鍍而形成之第二電鍍層462。在第一及第二電鍍層464、462形成以後，遮罩層370係自電路圖案層430之接觸表面上分離或被剝除。
    或者，電鍍層可形成於電路圖案層430之接觸表面上。特別是，一第三電鍍層(未圖示)係以Ni形成於電路圖案層430之接觸表面上。以一Au、Co合金對該第三電鍍層進行電鍍，以形成一第四電鍍層(未圖示)。在此處，因為該第四電鍍層係使用Au、Co合金來形成，故該第四電鍍層可具有改良之硬度。舉例而言，當該第四電鍍層係如一習知技藝般使用Au來形成時，該第四電鍍層係表現出180~200 HV的硬度。在Au、Co合金中，較佳地，Au之含量比例為98%，而Co之含量比例為2%。然而，本發明並不限定於此，可使用任何對於熟習此項技藝者為顯而易見之含量。圖4係繪示有根據一習知技藝之一智慧型IC晶片封裝之一接觸表面、以及根據本發明之一智慧型IC晶片封裝之一接觸表面。如圖4(a)所示，在習知智慧型IC晶片封裝之接觸區中，由Cu形成之電路圖案層120係形成於絕緣層110之上，然後包含有一Ni層130和一Au層140之電鍍層係形成於電路圖案層120之上。相反的，在根據本發明之一智慧型IC晶片封裝之接觸區中，如圖4(b)所示，電路圖案層430係由黃銅形成，所以即使不形成一獨立的電鍍層，仍可表現出與習知電鍍層中Au層相近的光澤。據此，根據本發明之一智慧型IC晶片封裝係具有功效優勢在於：接觸區中無須形成一獨立的電鍍層於電路圖案層430。
    此外，為了將一導線用以電性連接稍後將裝設之一IC晶片與電路圖案層430接合至電路圖案層430之接合表面，電鍍層460係形成為與習知智慧型IC晶片相同者。電鍍層460係包括形成於電路圖案層430之接合表面上的Ni層462，以與習知電鍍層相仿，且Au層係形成於Ni層462之上。也就是說，該導線不是直接地接合在由黃銅製成之電路圖案層430之表面。據此，為了接合導線，電鍍層460係形成於電路圖案層430之接合表面上，藉此以與習知智慧型IC晶片相同。
    在下列表1中，係顯示根據本發明之金屬層或電路圖案層430之表面電阻(surface resistivity)。
    如上列表1所示，根據習知技藝之電鍍層係表現出0.00077 ohm/sq之表面電阻。而根據本發明之以黃銅製成之金屬層係表現出0.00134之表面電阻。如上列表1所示，黃銅係有分為：7-3黃銅，指包含有70% Cu以及30% Zn之黃銅；以及6-4黃銅，指包含有60% Cu以及40% Zn之黃銅。分別量測其表面電阻，得到與習知Ni、Au電鍍相同之水準。
    此外，如圖5所示，係顯示根據本發明之黃銅層之刮痕硬度測試(scratch test)之結果。圖5係繪示有根據習知記憶之電鍍層之一硬度測驗結果、以及根據本發明之以黃銅製成之一金屬層之一硬度測驗結果。在圖5(a)中，顯示了根據習知記憶之電鍍層之一硬度測驗結果。另，在圖5(b)中，顯示了根據本發明之以黃銅製成之一金屬層之一硬度測驗結果。
    此處係使用一薄膜刮痕測試器(thin film scratch tester)例如Center for Tribology所製造之Multi-Scratch Test & Friction Coefficient Tester under Model No.UNMT-2M，在0.05mm/sec之速度下，以40g、60g、及70g之範圍內的負載變化，來測量硬度。在此，該以黃銅製成之金屬層之表面硬度係被測量為比習知Ni/Au層更佳80%以上。
    此外，該用於晶片封裝之基板係形成表面粗糙度於塗覆有模製樹脂之絕緣層之一表面上，且係具有更佳之粗糙度。據此，可具有增強絕緣膜與模製樹脂間的黏著力之優點，進而改善晶片封裝如一COB型等等之可靠度及耐久性。又，儘管使用聚亞醯胺作為絕緣層，但絕緣膜與模製樹脂間的黏著力仍可被增強，並且使用該聚亞醯胺之產品之抗熱性、機械特性、電性質、及耐燃性(flame resistance)均可被提升。另，使用軟性銅箔基板膜來製造晶片封裝時，可另外達到使產品輕量、迷你、及簡潔薄型厚度的效果。
    綜上所述，在本發明詳細說明中，詳細地描述了本發明之實施例，但很明顯的，熟習此項技術者可想出將落入本發明之原理的精神及範疇內的眾多其他修改及實施例。因此，應理解的是，上述關於本發明特定實施例之說明並非用以限制本發明，且所有對於本發明揭示之實施例以及其他實施例範疇內之修改均應被理解為被包括於本發明申請範疇之內。
    110‧‧‧絕緣層
    120‧‧‧金屬層
    130‧‧‧Ni電鍍層
    140‧‧‧Au電鍍層
    200‧‧‧軟性銅箔基板膜
    210‧‧‧絕緣層
    230‧‧‧黏著層
    231‧‧‧表面粗糙度
    250‧‧‧銅箔層
    300‧‧‧基底基板
    310‧‧‧下部黏著層
    330‧‧‧通孔
    370‧‧‧遮罩層
    410‧‧‧金屬層
    430‧‧‧電路圖案層
    460‧‧‧電鍍層
    462‧‧‧Ni電鍍層
    464‧‧‧Au電鍍層
    S1~S7‧‧‧步驟
    以下所附圖示係用以更佳的說明本發明，且係為本說明書之一部份。本發明實施例係由上述文字說明配合以下所附圖示說明之，其中：圖1係繪示有一種用於晶片封裝之基板之傳統製造方法；圖2、3係根據本發明一實驗實施例，繪示有一種用於晶片封裝之基板之製造方法之流程範例簡圖；圖4係繪示有根據一習知技藝之一智慧型IC晶片封裝之一接觸表面、以及根據本發明之一智慧型IC晶片封裝之一接觸表面；以及圖5係繪示有根據習知記憶之電鍍層之一硬度測驗結果、以及根據本發明之以黃銅製成之一金屬層之一硬度測驗結果。
    210‧‧‧絕緣層
    230‧‧‧黏著層
    300‧‧‧基底基板
    310‧‧‧下部黏著層
    330‧‧‧通孔
    370‧‧‧遮罩層
    410‧‧‧金屬層
    430‧‧‧電路圖案層
    460‧‧‧電鍍層
    462‧‧‧Ni電鍍層
    464‧‧‧Au電鍍層
    S5,S6,S7‧‧‧步驟
    权利要求:
    Claims (15)
    [1] 一種用於晶片封裝之基板包括：一電路圖案層，其一表面上係具有一接合區，而另一表面上係具有一接觸區，且係由黃銅(brass)形成；以及一絕緣層，其係黏著於該電路圖案層之一表面上。
    [2] 如申請專利範圍第1項所述之用於晶片封裝之基板，其中該黃銅可為下述其中一者：7-3黃銅，包含70%銅(Cu)和30%鋅(Zn)；以及6-4黃銅，包含60%銅(Cu)和40%鋅(Zn)。
    [3] 如申請專利範圍第1項所述之用於晶片封裝之基板，其進一步包括：一電鍍層，形成於該電路圖案層之該接合區上。
    [4] 如申請專利範圍第3項所述之用於晶片封裝之基板，其中該電鍍層係包括：一第一電鍍層，使用Ni形成於該電路圖案層之一表面上；以及一第二電鍍層，使用Au形成於該第一電鍍層之上。
    [5] 如申請專利範圍第1項所述之用於晶片封裝之基板，其中該絕緣層係由聚亞醯胺(polyimide)、聚對苯二甲酸乙二酯(polyethylene naphthalate，PEN)、或者聚乙烯對苯二甲酯(polyethyleneterephthalate)形成。
    [6] 如申請專利範圍第1項所述之用於晶片封裝之基板，其進一步包括：一下部黏著層，其係位於該絕緣層與該電路圖案層之間，並接合該電路圖案層與該絕緣層。
    [7] 如申請專利範圍第6項所述之用於晶片封裝之基板，其中該下部黏著層係由一黏著劑或一接合片來構成。
    [8] 如申請專利範圍第4項所述之用於晶片封裝之基板，其進一步包括：一第三電鍍層，使用Ni形成於該電路圖案層之另一表面上；以及一第四電鍍層，使用一Ni、Au合金形成於該第三電鍍層之上。
    [9] 如申請專利範圍第8項所述之用於晶片封裝之基板，其中在該Ni、Au合金中，Au含量之一比例係為98%，而Co含量之一比例係為2%。
    [10] 一種用於晶片封裝之基板之製造方法包括：形成通孔於一絕緣層中；使用黃銅，形成一金屬層於該絕緣層之一表面上；經由圖案化該金屬層來形成一電路圖案層，其一表面上係具有一接合區，而另一表面上係具有一接觸區；以及形成一電鍍層於該電路圖案層之一表面上。
    [11] 如申請專利範圍第10項所述之方法，其中該黃銅係為下述其中一者：7-3黃銅，包含70%銅(Cu)和30%鋅(Zn)；以及6-4黃銅，包含60%銅(Cu)和40%鋅(Zn)。
    [12] 如申請專利範圍第10項所述之方法，其中形成該電鍍層之步驟係進一步包括：形成一遮罩層於該電路圖案層之另一表面上；以及在該電鍍層形成後去除該遮罩層。
    [13] 如申請專利範圍第12項所述之方法，其中形成該電鍍層之步驟係包括：使用Ni形成一第一電鍍層於該電路圖案層之一表面上；以及使用Au形成一第二電鍍層於該第一電鍍層之上。
    [14] 如申請專利範圍第10項所述之方法，其進一步包括下列步驟：在形成該電路圖案層之前，形成一下部黏著層於該絕緣層之一表面上，用以接合該電路圖案層與該絕緣層。
    [15] 如申請專利範圍第10項所述之方法，其進一步包括下列步驟：使用Ni形成一第三電鍍層於該電路圖案層之另一表面上；以及使用Ni、Au合金形成一第四電鍍層於該第三電鍍層之上。
    类似技术:
    公开号 | 公开日 | 专利标题
    US9226382B2|2015-12-29|Printed wiring board
    JP5485110B2|2014-05-07|配線基板及びその製造方法、電子装置
    WO2019007082A1|2019-01-10|一种芯片封装方法
    CN102915995A|2013-02-06|半导体封装件、基板及其制造方法
    TW201234682A|2012-08-16|Circuit for a light emitting component and method of manufacturing the same
    TWI674657B|2019-10-11|晶片封裝基板及其製造方法
    TW201320276A|2013-05-16|封裝基板及其製法
    US9818714B2|2017-11-14|Method of manufacturing substrate for chip packages and method of manufacturing chip package
    TWI661509B|2019-06-01|晶片封裝方法及晶片封裝結構
    TWI482249B|2015-04-21|用於晶片封裝之基板及其製造方法
    KR101897015B1|2018-09-12|칩 패키지 부재 제조 방법 및 칩 패키지 제조방법
    KR101886423B1|2018-09-11|칩 패키지 부재 및 그 제조 방법
    JP5264939B2|2013-08-14|パッケージ部品及び半導体パッケージ
    KR101956119B1|2019-03-12|스마트 ｉｃ용 인쇄회로기판 및 그 제조방법
    KR20130134768A|2013-12-10|스마트 ｉｃ용 인쇄회로기판 및 그 제조 방법
    KR20130025639A|2013-03-12|칩 패키지 부재 및 그 제조 방법
    CN107170715B|2019-08-27|半导体封装结构及其制作方法
    CN104701185A|2015-06-10|封装基板、封装结构以及封装基板的制作方法
    KR101897102B1|2018-10-22|스마트 ic용 칩 패키지 부재 제조 방법 및 칩 패키지 제조방법
    KR20120009727A|2012-02-02|방열회로기판 및 그의 제조 방법
    JP3760913B2|2006-03-29|半導体パッケージ用基板
    TW201446086A|2014-12-01|封裝結構及其製作方法
    KR101886346B1|2018-08-09|스마트 ｉｃ용 인쇄회로기판 및 그 제조 방법
    KR20140040429A|2014-04-03|칩 패키지용 기판 및 그 제조방법
    CN107611036A|2018-01-19|封装基板及其制作方法、封装结构
    同族专利:
    公开号 | 公开日
    WO2013032280A2|2013-03-07|
    WO2013032280A3|2013-04-25|
    TWI482249B|2015-04-21|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US6635957B2|1998-06-10|2003-10-21|Asat Ltd.|Leadless plastic chip carrier with etch back pad singulation and die attach pad array|
    US6346335B1|2000-03-10|2002-02-12|Olin Corporation|Copper foil composite including a release layer|
    MY140754A|2001-12-25|2010-01-15|Hitachi Chemical Co Ltd|Connection board, and multi-layer wiring board, substrate for semiconductor package and semiconductor package using connection board, and manufacturing method thereof|
    JP4245370B2|2003-02-21|2009-03-25|大日本印刷株式会社|半導体装置の製造方法|
    JP5113346B2|2006-05-22|2013-01-09|日立電線株式会社|電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法|
    TW201041105A|2009-05-13|2010-11-16|Advanced Semiconductor Eng|Substrate having single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    KR1020110089069A|KR101795054B1|2011-09-02|2011-09-02|칩 패키지 부재 및 그 제조 방법|
    KR1020120039250A|KR101897015B1|2012-04-16|2012-04-16|칩 패키지 부재 제조 방법 및 칩 패키지 제조방법|
    [返回顶部]